Cargando Eventos

« Todos los Eventos

Curso Formación EuroCC Spain: Principios RISC-V para entender cómo desarrollar libremente nuevas soluciones

noviembre 11 @ 09:30 - noviembre 13 @ 17:30

Detalles del curso

  • Fecha: 11 de noviembre a las 09:30 – 13 de noviembre a las 17:30
  • Lugar: C6-E101, Campus Norte de la UPC, Barcelona
  • Coste: No hay costo de inscripción.
  • Nivel: Intermedio. 
 

Las sesiones se realizarán del 11 al 13 de noviembre de 2024 de 11:00 a 13:00 y de 14:00 a 17:30 CET con un descanso de 30 minutos entre sesiones y una hora de pausa para el almuerzo.

 

Objetivos

RISC-V es un estándar abierto de conjunto de instrucciones en rápido crecimiento, aplicado en áreas como HPC, ML, centros de datos e informática integrada. Impulsado por una comunidad global, incluye contribuciones de expertos como BSC. Este curso ofrece una introducción técnica al estándar RISC-V mediante conferencias y prácticas, enfocándose en temas clave de arquitectura informática. Los estudiantes aprenderán sobre principios, ventajas, desventajas y detalles de implementación, adquiriendo habilidades útiles para futuras investigaciones o desarrollo de software/hardware. Los temas incluyen la iniciación de sistemas operativos, optimización de algoritmos y mejoras de rendimiento usando RISC-V Vector.

Requisitos

Estar familiarizado con la instalación de una red virtual (VMN), conocimientos básicos del lenguaje de programación C/C++, conocimientos básicos de ensamblaje. Se valorará tener algo de experiencia con QEMU, pero no es un requisito. Los estudiantes deben traer su propia computadora portátil para las sesiones prácticas

Resultados del  aprendizaje

  • Fundamentos y ecosistema de RISC-V.
  • Actividades RISC-V en el BSC
  • Identificación de particularidades del proceso de arranque en RISC-V
  • Aprender a arrancar un sistema operativo en una arquitectura RISC-V (vector de reinicio, bootrom, firmware OpenSBI y diferencias entre modo máquina, supervisor y usuario, E/S básica (uart, Pmem)
  • Virtualización con RISC-V utilizando TensorFlow y OpenStack
  • Diseño e implementación de nuevas instrucciones RISC-V (instrucciones personalizadas) como una oportunidad para optimizar una solución
  • Comprender la diferencia entre emular (QEMU) y simular (Gem5) una arquitectura RISC-V
  • Comprender la popular extensión vectorial RVV (RISC-V)
  • Explotación del paralelismo a nivel de datos mediante computación vectorial (RVV)
  • Usando QEMU para emular una plataforma RISC-V. 

Agenda (sujeta a cambios)

Día 1: Fundamentos de RISC-V y SO

11.00 – 13.00 Ecosistema RISC-V y conceptos básicos de ISA / RISC-V@BSC / estructura del curso

13.00 – 14.00 Pausa para el almuerzo

14.00 – 15.30 Arranque de un sistema operativo compatible con RISC-V mediante QEMU

15.30 – 16:00 Pausa de la tarde

16.00 – 17:30 Práctica

Día 2: Virtualización y emulación de RISC-V mediante QEMU

09.00 – 11.00 Virtualización para la nube

11.00 – 11.30 Pausa matutina

11.30 – 13.00 práctica

13:00 – 14:00 Pausa para el almuerzo

14.00 – 15.30 El potencial de las instrucciones personalizadas

15.30 – 16:00 Pausa de la tarde

16.00 – 17:30 Práctica

Día 3: Extensión del vector RISC-V

09.00 – 11.00 Introducción a la extensión RVV

11.00 – 11.30 Pausa matutina

11.30 – 13.00 Explotación de RVV con el compilador

13.00 – 14.00 Pausa para el almuerzo

14.00 – 15.30 Práctica

15.30 – 16:00 Pausa de la tarde

16.00 – 17:30 Práctica

Compartir:

Organizador

BSC

Local

BSC
Plaça d'Eusebi Güell, 1-3, Les Corts, 08034 Barcelona
Barcelona, Barcelona 08034 España
+ Google Map
Teléfono
934 13 77 16
Ver la web del Local